PATENT ABSTRACTS OF JAPAN

(11)Publication number:

51-147918

(43) Date of publication of application: 18.12.1976

(51)Int.CI.

G06F 13/00 G11C 5/00

G11C 7/00

(21)Application number : 50-072437

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

13.06.1975

(72)Inventor: YANO TSUNEO

(54) MEMORY WRITING CIRCUIT

(57)Abstract:

PURPOSE: To make the apparent number of the bit per one word of a memory in memory writing to 1/N, and thereby to make the number of the all words to N times.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY



瓯13

年6 昭和 13日 凡

特許庁長官殿 1.発明の名称 メモリ費を込み回路

2.発 明 者

住 所

神戸市兵庫区和田崎町1丁目1番2号

三菱電機株式会社 制 御 製 作 所 內 佰 維

氏 名

3.特許出願人 住 所 郵便番号 100

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社 代表者 進藤 貞 和

4.代 理 所 住

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏 名(6699)弁理士

特許庁 50. 6. 16



5.添付盛類の目録

 $\binom{1}{2}$ 妈 図

面 状 出頭審查請來也

50 072437

1通1通

眲

4 発明の名称

メモリ書き込み回路

2.特許請求の範囲

書き込み番地とノワード分の書き込みデータ と書き込み指令入力が与えられた時、対応する 番地に書き込みデータが答き込まれるメモリと 外部から与えられる番地入力 K を N で割つた時 の切り上げた商と余りを計算し、前記切り上げ た商を前配督を込み番地としてメモリへ送り出 す割算器(ただし、KおよびNは正の整数であ りしかも N \ge 2 であり、そして $\frac{K}{N}$ ≦メモリの全 ワッド数である)とN組の入力ゲートであつて メモリのノワード内のピット数のN分のノのピ ツト数よりなる外部から与えられる書き込みデ ータの全ピットが共通に入力され、割算器の余 り1、2、・・・N-1、0がそれぞれ与えら れた時、対応する組の入力ゲートの入力を前配 メモリの入力のノワード内の全ピット数のN分 の1の入力よりなる異なる入力群にそれぞれ送 ① 日本国特許庁

公開特許公報

①特開昭 51 - 147918

43公開日 昭51. (1976)12 18

②)特願昭 FO-71447

昭50 (1975) 4. /3 22出願日 未請求

審査請求

(全3頁)

庁内整理番号 64+3 +6 +6

7164 6341 86

50日本分類

PTITICO P7(1)C1 PIMFII 51 Int. C12.

GOGF 13/00 911C 911 C 7/00 G06 F. 9/06

り出す 前記 N 組の入力ゲートと外部から書き込 み指令が与えられた時、メモリに対してまず耽 み出し指令を送り出し、次に書き込み指令を送 り出す指令発生器、前配メモリの出力のノワー ドが金ピット入力され指令発生器から銃み出し 指令が与えられた時、入力を記憶しそのまる出 力を出し続けるレジスタ、N組の出力ゲートで あつて、レジスタの出力の全ピット数のN分の 1 のピット数を持ち、前記入力ゲートと同じビ ットにより構成される N 組の出力がそれぞれ入 力され、割算器の余り/、2、・・・Nー/、 0 がそれぞれ与えられた時、対応する組の出力 ゲートの出力のみを閉じ、それ以外の組の出力 ゲートの出力を全て開き、前記対応する組の入 カゲートの出力と共通して前記メモリの対応す る入力群にそれぞれ送り出す前記以根の出力グ ートとを備えたことを特徴とするメモリ書き込 み回路。

ょ 発明の詳細な説明

との発明はメモリ書き込み回路に関するもの

である。

以下、この発明の一実施例を添付図面について説明する。説明の便宜上、 N = 2 すなわちメモリの / ワード当りのピット数を 2 分の / にし、全ワード数を 2 倍にする場合について説明する。

メモリ書き込み回路を提供するものである。

(3)

飲み出し指令が与えられてデータが飲み出され た時、読み出されたノワード分のデータを記憶 しそのまゝ出力を出し続けるレジスタ、10は レジスタリの1ワード分の出力のうちょ分の1 ワードが入力され、割算器3の余り/が与えら れた時出力を閉じ、余りのが与えられた時出力 を開き、入力をそのまりメモリノの入力のノワ ードのうち入力ゲートょから出力される方のよ 分の / ワードに共通に出力する出力ゲート、// はレジスタリのノワード分の出力のうち出力ゲ ート / 0 と異なる他の 2 分の / ワードが入力さ れ、割算器ょの余りのが与えられた時出力を閉 し、余りノが与えられた時出力を開き、入力を そのまゝメモリノの入力のノワードのうち入力 ゲートもから出力される方の1分の17ードに 共通に出力する出力ゲートである。

いま、外部から番地入力 R (R > 0 の整数であり、しかも R ≤ N × メモリの全ワード数である)が与えられた時、割算器は R を N で割り、切り上げた商をメモリに書き込み番地として送

特別 昭51-147918 (2) ナなわち図において、ノはメモリ、Rは外部か ら与えられる番地入力、コは番地入力にをユで 割り、後で詳しく説明する"切り上げた商"と 余りを計算し、切り上げた商を書き込み番地 4 としてメモリノへ送り出す割算器、《はメモリ 1の1分の1ワード分のピット数よりなる外部 から与えられる母き込みデータ、よはみき込み データダが入力され割算器」の余り/が与えら れた時に入力をそのまゝメモリノの入力のノワ ード内の2分のノワードに出力する入力ゲート、 6 は書き込みデータ4が入力ゲートなと同時に 入力され割算器3の余り0が与えられた時に入 力を、そのまゝメモリノの入力のノワード内の 入力ゲートよが出力するのと異なる他のよ分の / ワードに出力する入力ゲート、 1 は外部から 与えられる母を込み指令、8は母を込み指令? が与えられた時、ノモリノに対してまず紀み出 し指令を送り出し、次に書き込み指令を送り出 **す指令発生器、9はメモリノの出力が全ビット** 入力され、指令発生器とからメモリノに対して

(4)

り出すと共に余りを対応する入出ゲートにそれ ぞれ送り出す。 例えば、この実施 例においてい ± K が 4 であるとすれば 割算器 3 は 4 ÷ 2 = 2 の商を費き込み番地」としてメモリノへ送り出 **すと共に余りのを入力ゲート 6 と出力ゲート** 10へそれぞれ送り出しRがょであるとすれば s - 1 = 1、余り/になるので商1を切り上げ て"切り上げた商ニュ"を客き込み番地2とし てメモリノへ送り出すと共に余りりを入力グー トょと出力ゲートノノへそれぞれ送り出す。す なわち、削算器はは、番地入力をがよで割り切 れない場合には商をノだけ切り上げるように作 用する。次に指令発生器&は外部から甞き込み 指令1が与えられると、メモリノに対してまず 読み出し指令を送り出し、読み出された内容は レジスタッに送られ記憶される。朝算器Jの余 りが1の時には、メモリ1の1分の1ワード分 のピット数よりなる外部から与えられる書き込 みデータ4は入力ゲートょを通してメモリノの 対応するよ分のノワード分の書き込みデータと

してメモリノに入力され、他の1分のノワード 分の聲き込みデータは、レジスタタに配位され ている内容のうちょ分の./ワードが、出力ゲー トノノを通してメモリノに入力される。同様に 割算器よの余りが0の時には、メモリノのよ分 のノワードよりなる外部から与えられる智き込 みデータはは、入力ゲートもを通してメモリノ の対応する1分のノワード分の否を込みデータ として、メモリノに入力され、他の4分のノワ ード分の書き込みデータは、レジスタタに記憶 されている内容のうちょ分のノワードが出力ゲ ートノのを通してメモリノに入力される。指令 発生器をは、次にメモリノに対して背を込み指 令を送り出す。この結果、メモリノへは割算器 3の余りが1の時には入力ゲート4の出力と出 カゲートノノの出力がそれぞれメモリノの異な る1/2 ワードに沓き込まれ、また余りが0の時 には入力ゲートもの出力と出力ゲートノクの出 力がそれぞれメモリノの異なる 1/2 ワードに書 き込まれる。すなわち、メモリノへは割算器よ

(7)

図面は、この発明によるメモリ書き込み回路 のプロック図である。

図中、 / はメモリ、 3 は割算器、 5 および 6 は入力ゲート、 6 は指令発生器、 9 はレジスタ、 / 0 および / / は出力ゲートである。

代理人 葛野 倌 一

の余りが / の時にも 0 の時にも 2 分の / ワード は外部から与えられる 書き込み データ 4 が 書き 込まれ、他の 2 分の / ワードは 書き込みの前に メモリ / の同じ番地の対応する 2 分の / ワード に配佐されていたデータがそのま 2 書き込まれ

特別 昭51-147918 (3)

前述したようにこの発明によるメモリ書き込み回路によれば、メモリ書き込み時におけるワード数をN倍にし、ノワード当りのピット数をN分のノにすることができるので、メモリを使用する装置のノワード当りのピット数のN分のノの時には、メモリのワード数をN倍にして無駄なく使用するとができるという効果がある。

《 図面の簡単な説明

ることになる。

(8)

